# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平7-235406

(43)公開日 平成7年(1995)9月5日

(51) Int.Cl.<sup>6</sup> H 0 1 C 7/10 識別記号 庁内整理番号

FI

技術表示箇所

審査請求 未請求 請求項の数1 OL (全 3 頁)

(21)出願番号

特顯平6−28124

平成6年(1994)2月25日

(71)出額人 000006264

三菱マテリアル株式会社

東京都千代田区大手町1丁目5番1号


(72)発明者 内田 彰

埼玉県秩父郡横瀬町大字横瀬2270番地 三 妻マテリアル株式会社セラミックス研究所

(74)代理人 弁理士 小杉 佳男 (外2名)

(54) 【発明の名称】 チップ容量性パリスタ

(57) 【変約】 【目的】本発明は、容量性パリスタが内隔されたチップ 容量性パリスタに関し、実装筋度を向上させる。 「増売】 1つのチップ容量性パリスタに複数の容量性パ リスタ素子を内偏した。



#### 【特許請求の範囲】

【請求項1】 電圧非直線性抵抗磁器を有するシート状の基体と、

#### タ。 【発明の詳細な説明】

#### 【発明の評細な訳明 【0001】

【産業上の利用分野】本発明は、容量性パリスタが内蔵 10 されたチップ容量性パリスタに関する。

#### [0002]

【従来の技術】従来より、電下楽器のノイズ及びサージ 対策用としてパリスタが使用されている。従来は、チッ ブコンデンサとチップパリスタが基板上に登及な場合、 1回路につき各々1個ギラ尖葉されていた。

#### [0003]

【発明が解決しようとする機関」ところが、上述のよう
に、被禁はノイズ、サージ対策用として、1回路に各々
1個すっ基板に実践していたため実装度が低いという 20
同題を抱えていた。本発明は、上記事情に鑑み、実装密 度を向しこせることのできるノイズ、サージ対策用業子 としてのチップ容量性パリスタを提供することを目的と する。

#### [0004]

【課題を解決するための手段】上記目的を達成する本発 明のチップ容量性パリスタは、

- 明のナップ科室性バリステは、
  (1)電圧非直線性抵抗磁器を有するシート状の基体
- (2) 基体を挟む、各ペアを構成する少なくとも一方と うしが互いに電気的に非接触に形成された複数ペアの内 30 紙質板

#### を備えたことを特徴とするチップ容量性パリスタ。 【0005】ここで、上記電圧非直線性抵抗磁器は、酸

化チタン、酸化セリウムを基本成分とした集結であって、その基本成分組成が、酸化セリウムをとそして、に換算とでし、0~2~2 0.0 モルメ含み、残酷が確保だチタンであることが好ましい。あるいは、上記電圧相直解性 抵抗組制は、酸化チタン、酸化セリウム及び早期移化元素酸化物を基本成分之度解析であっての基本成分組成が、酸化セリウムをCeのに使業して、0 2 0.0 モル系、半導体化元素酸化物をM. O. に換算して0.50モル米以下含み、残酷が酸化チタンであってもよい。

#### [0006]

(作用、本発明のチップ等機性パリスタは、基礎が構圧 非直線性抵抗磁激を含み、その基板の一面に確定的に非 接触の複数の内域機能が形成されてもり、したがって1 つのチップ内に機械のチップ等量性パリスタが形成され ている。このため1つの連子で複数回路のノイズ、サー ジ対策を行うことができ、回路基板への実装硬能が向上 50

### する.

#### [0007]

[実施例] 以下、本発明の実施例について説明する。図 1は、2つの容量性パリスタ藻子が内蔵されたチップ容 量性パリスタの各グリーンシートの例を示した図、図 2 はその外観斜視図、図 3 はその等価回路図である。

【0008】ここでは窓示の4枚のグリーンシート1~4が用意される。それ5のグリーンシート1~4には、ポリエスラルのベースシートに変加する恒年非単性抵抗磁器材料のスラリーをドクターブレード後により印刷し、乾燥することにより形成される。ここで用いる電子直線性低抗磁器材料としては、例えば「1099。48モル米、Sb. O; 0.12モル米、Ce O; 0.40モル水のものが採用され、これにさらに焼結材として、S1O。そ0.5重畳外、ST CO 3~7年の10年の対象される。他、電性単、ST CO 3~7年の10年の評価については、特別回名1-1746019公便を参照された

[0009] それら4枚のグリーンシート1~4のうち グリーンシート2、3 には、電圧沖延線性低減速影材料 を印刷、産地した後、さらに、それぞれ限示の形化とな るように構造性ペーストをドクタープレード法により印 側、電差し、これにより内部値が、6.3、6 かから される。これらの内部電幅5.6。6。6 かのうち、グリ ーンシート2を形成する電圧沖位動性低が迅温材料を状 た、内部電幅5.6。6のペア、内部電極5.6 ものペア により、それぞれ、図3に示す等値回路中の容量体パリ スタ条子11、2が増減される

(0010) 以上のようにして形成された4枚のグリー ) ンシート1~4が近いに開産されて熱圧等により一体化 された後、870~2 時間からされ、熱結が水得られ る。その焼結体をパレル研想してその焼結体の側面から り高電機等5、6a、6 bを裏出させ、それらの附部域 等したが展出した形りた点を主張分とした事 電性ペーストを整布し、これにより、関2に示すよう に、内部電報の4、6 bとそれぞれ接続された電を7、 3 および内部で機等5 と検討された場で7、 する。これにより、図2に示す形状の容量性パリスタ集 子が2業子内底されたチップ考量性パリスタ10か完成 2 また。

【0011】なお、本発明のチップ容量性パリスタは、 2つの容量性パリスタ素子を内蔵するものに限られるも のではなく、それ以上の数の容量性パリスタを内蔵する ものであってもよい。

#### [0012]

【発明の効果】以上説明したように、本発明のチップ祭 量性パリスタは、複数の容量性パリスタ素子を内域した ものであるため、1つのチップ部品で複数回路のノイ ズ サージ対策を行うことができ、実装密度の向上が図 0 られる。

#### 【図面の簡単な説明】

【図1】2つの容量性パリスタ素子が内蔵されたチップ 容量性パリスタの各グリーンシートの例を示した図であ

【図2】チップ容量性パリスタの外観斜視図である。

【図3】チップ容量性パリスタの等価回路図である。

7、8.9a,9b 電極


10 チップ容量性パリスタ

#### [図1]











【図2】